最高法院:反向工程法律声明

当前位置:龙芯世纪抄板设计服务商 >> 技术文档 >> 单片机系统中法拉电容的数据保护研究分析

单片机系统中法拉电容的数据保护研究分析

  在测量、控制等领域的嵌入式系统应用中,常要求系统内部和外部数据存储器(RAM)中的数据在电源掉电时不丢失,重新加电时RAM中的数据能够保存完好,以保证系统稳定、可靠地工作和数据信息处理的安全。这就要求对系统加接掉电保护措施。掉电保护可采用以下三种方法:
  一是加接不问断电源。由于这种方法体积大、成本高,对单片机系统来说,不宜采用。
  二是采用EEPROM来保存数据。但由于其读写速度与读写次数的限制,使得EEPROM不能完全代替RAM。
  三是采用备份电池,掉电后保护系统中全部或部分数据存储单元的内容。
  显然,上述第三种方法是比较可行的。实际应用中,往往采用内置锂电池的非易失性静态随机存取存储器(nonvolatile SRAM)。例如Dallas半导体公司的DS1225,由于采用锂电池作为存储器备份电源,数据可以完好保存10年以上。但这种方案的缺点是成本高,且锂电池会造成环境污染。
  法拉电容也叫超级电容器,双电层电容,其体积小、容量大、电压记忆特性好、可靠性高。与充电电池相比,具有充电时间短、功率密度高、使用寿命长、低温特性好及无环境污染等优势。在数据保护电路中采用法拉电容取代电池作后备电源,在提高系统可靠性、延长寿命、降低设备成本和维护成本等方面,有十分重要的意义。
  本文将通过一个设计案例,具体介绍法拉电容在单片机系统的RAM数据保护中的应用,为嵌入式系统中RAM数据保护提供一种可行的参考方法。
  某一采用UT6264C-70LL作为RAM的单片机系统,在系统掉电后,要求RAM的数据后备时间达到5天。
  1 硬件设计
  采用法拉电容作为RAM后备电源,法拉电容后备时间的典型计算公式为:

                                                                                       公式
  式中:C(F)为法拉电容的标称容量,Umin(V)为电路中的正常工作电压,Umin(V)为电路能工作的最低电压,t(s)为电路中后备时间,I(A)为电路的负载电流。
  UT6264CSC-70LL的典型数据保持电流为1 μA,工作电压为5 V,数据保持所需电压最低为2 V。取O.1 F的法拉电容,计算得到RAM的数据后备时间为3.35天。而实际上,当RAM的电源电压降低时,其数据保持电流将减小,因而后备时间可以延长。
  另外,电源出现波动时,RAM的片选引脚、写使能引脚及数据线端口也容易引入干扰或不正常的控制时序,从而破坏RAM中的数据。因此,需要通过电路设计,确保电源不正常时读写控制端口时序可控,从而增强RAM数据的安全。
  电路原理图如图1所示。

                                          电路原理图
  当电源正常时,5 V电源VCC通过快速整流二极管D1给RAM(U2:UT6264)供电,并通过R1给法拉电容(C1:FMOH104Z)充电。掉电时,D1截止,法拉电容C1作为备份电源,通过R1为U2供电,保证RAM中数据不消失。
  在掉电过程中或电源出现波动时,为了增强RAM数据的安全性,采用了专用电源监控芯片(U3:IMP706),提供系统的监控功能。上电、掉电和电网电压过低时会输出复位信号,同时还能跟踪1.6 s的定时信号,为软件运行提供看门狗定时器(watchdog timer)防护。当电源电压掉至约4.74 V时,U3向CPU(U1:AT89S52)输出掉电信号(PW_DN),CPU进行掉电应急处理和保护现场,不向RAM芯片进行任何读写操作。当电源电压进一步掉至4.4 V时,U3产生复位信号,CPU被复位,同时RAM芯片U2的片选引脚CE2也被置为低电平,确保U2不被读写操作。
  2 软件设计
  本案例电路的地址定义是:RAM地址范围(8 KB)为0000H~1FFFH;看门狗定时器控制地址为E000H。
  软件包括主控制程序、掉电中断处理程序、定时中断处理程序等。
  (1)主控制程序
  上电进行必要的CPU初始化后,检查正常掉电标志和RAM Check Sum计算检查,以确认RAM中数据是否正常。如果正常,就进行掉电前的现场恢复。其主程序流程框图如图2所示。

                                                             主程序流程框图
  (2)掉电中断处理程序
  CPU收到掉电信号(PW_DN)中断时,CPU进行掉电应急处理和保护现场,设置正常掉电标志,保存RAMCheck Sum计算结果,以备上电时检查RAM数据是否被破坏。其流程框图如图3所示。

                                                    流程框图
  (3)定时中断处理程序
  看门狗定时器电路需要在每1.6 s内清零,在定时中断处理程序中调用看门狗清零子程序。定时中断时间要设在1.6 s以内,例如100ms。定时中断处理流程框图如图4所示。

                                                                       定时中断处理流程框图
  结 语
  在本应用实例中,经测试,掉电后RAM数据后备时间是10~14天,且数据可靠,系统运行稳定。显然,选择更大容值的法拉电容将有更长的后备时间。在控制系统的产品设计中,为提高产品的可靠性、降低成本、增强产品在市场上的竞争力,本文提供的方案具有参考价值。