面向多核技术的新一代验证平台

　　随着计算技术、消费品电路与移动应用技术的不断融合，越来越复杂的模拟、数字、大规模存储器电路都被集成到同一颗芯片上。为了验证这些混合信号电路设计，工程师们需要一套整合的电路仿真解决方案来有效地验证不同类别的电路，包括定制的数字电路、模拟电路与存储器电路。
　　新思平台营销高级总监Steve Smith介绍说，随着IC设计中更多内核的出现，工程师们一直试图在性能、功耗和虚拟化之间寻找最佳平衡点，面临着复杂化的验证，越来越多的工程师需求更高效率的工具，需求尽早的发现BUG，同时也对于低功耗的验证有了新的需求。
　　Discovery 2009正是新思科技推出的新一代针对模拟/混合信号和数字设计的完整验证平台，通过在整个平台里采用新型多核仿真技术、本征设计检验和全面的低功耗验证技术，Discovery 2009能够提供前所未有的验证能力。多核仿真技术与VCS功能性验证及CustomSim统一电路仿真解决方案将能够提供比之前解决方案快达四倍的验证速度。
　　VCS多核技术提升验证速度
　　其实早在2008年3月，新思科技就宣布了一份全面的实施多核技术的规划，计划在其验证、实现和制造平台上广泛配置先进的并行、多线程、及其他优化的计算技术，以缩短芯片的研发周期。最新的技术成果就是VCS的多核技术扩展，能够提升两倍效率的验证性能。
　　为了保证VCS的验证速度每两年都要有两倍至三倍的提升，新思科技采取了不同的技术。从最早的Compiled到之后的Roadrunner优化、以及Native Testbench、再到如今的多核技术，每一次都为VCS带来了革新。
　　“VCS采用的并行处理相比之前的验证效率提高两倍，” Steve Smith解释道，“利用先进的多核编译器可以将Design、Testbench、断言、覆盖率和调试功能等通过本征(Native)编译，利用类似于多线程工作原理，并行处理整个验证环境。”
　　设计层面并行性(DLP) 让一个用户能够同时模拟一个核的多个实例（instance）、一个大型设计的多个部分、或者以上两者的结合。应用层面并行性（ALP）可以让设计者在多核上同时运行testbenches、断言、覆盖率和调试功能。DLP和ALP的结合优化了多核CPU上的VCS性能。
　　CustomSim统一电路仿真解决方案
　　随着消费电子的应用日益广泛， RF器件、模拟器件、存储器、定制化数字电路以及数字标准单元IP等应用愈见复杂，因此对于模拟混合信号的仿真要求越来越高，不但是精度上有一定要求，而且为了保证产品能够正常出货，需要仿真速度的提升。
　　新思新型的电路仿真解决方案—— CustomSim，是将目前的电路仿真技术NanoSim、HSIM和XA整合到统一的具有多核处理能力的仿真系统中，包括静态和动态的本征电路检查，如下电浮栅电路、电平移位器失调、栅氧化层击穿和正向偏压体效应二极管，快速识别违反设计规则的情况和功耗管理的漏洞，并与VCS仿真器通过内建的DKI无缝接口一起完成全片的验证。
　　“现有的仿真解决方案是有精度需要时利用纯SPICE仿真器，有速度要求时用传统的FastSPICE，但如今比如PLL电路，其中既有数字部分又有模拟部分，因此需要CustomSim类型的仿真器。”新思模拟混合信号部门产品营销总监Graham Etchells期望借助CustomSim平台解决现有设计中的问题。