高速印刷电路板设计中传输线效应

　　走线构成一个不穿过同一网线或其它走线的环路的情况称为开环。如果环路穿过同一网线其它走线则构成闭环。两种情况都会形成天线效应 ( 线天线和环形天线 )
　　1 抑止电磁干扰的方法
　　使电路板的最外层信号的密度最小也是减少电磁辐射的好方法，很好地解决信号完整性问题将改善 印刷电路板的电磁兼容性 ( EMC 其中非常重要的保证 印刷电路板 板有很好的接地。对复杂的设计采用一个信号层配一个地线层是十分有效的方法。此外。这种方法可采用 " 外表积层 " 技术 "Build-up" 设计制做 印刷电路板 来实现。外表积层通过在普通工艺 印刷电路板 上增加薄绝缘层和用于贯穿这些层的微孔的组合来实现，电阻和电容可埋在表层下，单位面积上的走线密度会增加近一倍，因而可降低 印刷电路板 体积。 印刷电路板 面积的缩小对走线的拓扑结构有巨大的影响，这意味着缩小的电流回路，缩小的分支走线长度，而电磁辐射近似正比于电流回路的面积；同时小体积特征意味着高密度引脚封装器件可以被使用，这又使得连线长度下降，从而电流回路减小，提高电磁兼容特性。
　　2 严格控制关键网线的走线长度
　　就必须考虑到 印刷电路板 板上存在传输线效应的问题。现在普遍使用的很高时钟频率的快速集成电路芯片更是存在这样的问题。解决这个问题有一些基本原则：如果采用 CMOS 或 TTL 电路进行设计，如果设计中有高速跳变的边沿。工作频率小于 10MHz 布线长度应不大于 7 英寸。工作频率在 50MHz 布线长度应不大于 1.5 英寸。如果工作频率达到或超过 75MHz 布线长度应在 1 英寸。对于 GaA 芯片最大的布线长度应为 0.3 英寸。如果逾越这个规范，就存在传输线的问题。
　　3 合理规划走线的拓扑结构
　　除非走线分支长度保持很短，解决传输线效应的另一个方法是选择正确的布线路径和终端拓扑结构。走线的拓扑结构是指一根网线的布线顺序及布线结构。当使用高速逻辑器件时。否则边沿快速变化的信号将被信号主干走线上的分支走线所扭曲。通常情形下， 印刷电路板 走线采用两种基本拓扑结构，即菊花链 ( Daisi Chain 布线和星形 ( Star 分布。
　　布线从驱动端开始，对于菊花链布线。依次到达各接收端。如果使用串联电阻来改变信号特性，串联电阻的位置应该紧靠驱动端。控制走线的高次谐波干扰方面，菊花链走线效果最好。但这种走线方式布通率最低，不容易 100% 布通。实际设计中，使菊花链布线中分支长度尽可能短，平安的长度值应该是 Stub Delai <= Trt *0.1.
　　高速 TTL 电路中的分支端长度应小于 1.5 英寸。这种拓扑结构占用的布线空间较小并可用单一电阻匹配终结。但是这种走线结构使得在不同的信号接收端信号的接收是不同步的 例如
　　但在密度很高的 印刷电路板 板上手工完成布线十分困难。采用自动布线器是完成星型布线的最好的方法。每条分支上都需要终端电阻。终端电阻的阻值应和连线的特征阻抗相匹配。这可通过手工计算，星形拓扑结构可以有效的防止时钟信号的不同步问题。也可通过 CAD 工具计算出特征阻抗值和终端匹配电阻值。
　　实际中可选择使用更复杂的匹配终端。第一种选择是 RC 匹配终端。 RC 匹配终端可以减少功率消耗，上面的两个例子中使用了简单的终端电阻。但只能使用于信号工作比较稳定的情况。这种方式最适合于对时钟线信号进行匹配处理。其缺点是 RC 匹配终端中的电容可能影响信号的形状和传播速度。
　　但会减慢信号的传输。这种方式用于时间延迟影响不大的总线驱动电路。串联电阻匹配终端的优势还在于可以减少板上器件的使用数量和连线密度。 串联电阻匹配终端不会产生额外的功率消耗。
　　这种方式匹配元件需要放置在接收端附近。其优点是不会拉低信号，并且可以很好的防止噪声。典型的用于 TTL 输入信号 ( ACT, 最后一种方式为分离匹配终端。 HCT, FAST
　　对于终端匹配电阻的封装型式和安装型式也必须考虑。通常 SMD 外表贴装电阻比通孔元件具有较低的电感，此外。所以 SMD 封装元件成为首选。如果选择普通直插电阻也有两种安装方式可选：垂直方式和水平方式。
　　可以减少电阻和电路板间的热阻，垂直装置方式中电阻的一条安装管脚很短。使电阻的热量更加容易散发到空气中。但较长的垂直装置会增加电阻的电感。水平装置方式因安装较低有更低的电感。但过热的电阻会出现漂移，最坏的情况下电阻成为开路，造成 印刷电路板 走线终结匹配失效，成为潜在失败因素。
　　4 其它可采用技术
　　应该为集成电路芯片添加去耦电容。这可以有效去除电源上的毛刺的影响并减少在印制板上的电源环路的辐射。 为减小集成电路芯片电源上的电压瞬时过冲。
　　其平滑毛刺的效果最好。这就是为什么有一些器件插座上带有去耦电容，当去耦电容直接连接在集成电路的电源管腿上而不是连接在电源层上时。而有的器件要求去耦电容距器件的距离要足够的小。
　　任何高速和高功耗的器件应尽量放置在一起以减少电源电压瞬时过冲。
　　那么长的电源连线会在信号和回路间形成环路，如果没有电源层。成为辐射源和易感应电路。