EDA 晶圆代工厂结盟是趋势

　　EDA与晶圆代工厂结盟，共同研发芯片技术将成为未来的芯片产业链的主流合作模式。台积电（2330）及联电（2303）2010年将大幅提升资本支出，扩大65/55奈米及45/40奈米的产能投资，由于欧美日等地IDM厂已大幅缩减本身在12寸厂产能，并转向与晶圆代工厂合作开发新技术，晶圆双雄2010年可望掌控全球逾半65/55奈米产能。
　　正因为如此，IDM厂及IC设计业者自芯片设计之初，就开始与晶圆代工厂合作可制造性设计（DFM）验证及除错，因此对EDA厂来说，晶圆代工厂将成为最重要的合作伙伴。
　　EDA工具及软件主要用于芯片设计时间，过去主要是IC设计业者或IDM厂在使用，晶圆代工厂介入的程度一直不高但是，整个芯片设计生态环境的改变，反而让晶圆代工厂对EDA工具或软件的需求，有愈来愈高的趋势，其中最重要的关键原因，就是晶圆代工厂为了确保芯片设计出来后可以制程量产，得开始涉入芯片设计初期阶段，自然开始与EDA厂有了很深的连结。
　　最明显的例子就是台积电，2008年宣布成立开放创新平台（OIP）后，就开始与各EDA厂增加合作深度，包括与各EDA业者合作开发经过台积电晶圆厂及制程认证的设计套件（PDK），提供给客户端下载使用。而这个做法，就是希望在芯片一开始设计前，就让客户能够采用可制造的工具，以免影响到晶片上市时间。
　　当然，台积电与EDA厂间合作关系愈密切，对EDA厂来说也是个新机会。以国内EDA大厂思源为例，因为过去股东结构中有联电色彩，一直以来就很少跟台积电有合作，但思源在除错及验证EDA工具市场有逾5成的市占率，台积电想要为客户提供最完整的设计生态环境，当然就找上了思源合作，而思源也因此可以延伸自己的客户结构，开始争取台积电庞大的客户群为自己的客户群，这就成为了晶圆代工厂及EDA厂间的双赢局面。
　　2009年全球金融海啸，让欧美日等地的IDM厂走向资产轻减（asset-lite），台积电、联电等晶圆代工厂明年资本支出大幅扩充，晶圆双雄将掌控全球逾半的65/55奈米产能。由此来看，IC设计业者在芯片设计之初，就得与晶圆双雄合作，不断进行验证及除错工作，此举让台积电、联电等不得不增加采购EDA套件，反而成为EDA厂2010年最大的订单来源。